Home > Term: perangkat lunak desain verifikasi
perangkat lunak desain verifikasi
Evaluasi desain untuk menentukan kebenaran sehubungan dengan persyaratan yang dinyatakan, kesesuaian untuk merancang standar, sistem efisiensi dan kriteria lainnya.
- Μέρος του λόγου: noun
- Κλάδος/Τομέας: Υπολογιστές; Software
- Category: Software engineering
- Organization: IEEE Computer Society
0
Δημιουργός
- Aulia1
-
(V.I.P) 54969 points - 100% positive feedback
(Jakarta, Indonesia)
